题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL27 |
不重叠序列检测
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-08-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2023-08-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
异步复位的串联T触发器
|
2023-08-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-08-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-08-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL20 |
256选1选择器
|
2023-08-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
与门
|
2023-08-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
与门
|
2023-08-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
反相器
|
2023-08-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
多wire连接
|
2023-08-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
wire连线
|
2023-08-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
输出1
|
2023-08-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL20 |
数据选择器实现逻辑电路
|
2023-05-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL19 |
使用3-8译码器①实现逻辑函数
|
2023-05-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL18 |
实现3-8译码器①
|
2023-05-02
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: