题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
JS25 |
相同的Set
|
2022-07-21
|
答案正确
| 1954ms | 77804K | HTML/CSS/JavaScript | |
VL41 |
任意小数分频
|
2022-06-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2022-05-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL41 |
任意小数分频
|
2022-05-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2022-05-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2022-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2022-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2022-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2022-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2022-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2022-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL16 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2022-04-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
优先编码器Ⅰ
|
2022-04-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
优先编码器电路①
|
2022-04-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
奇偶校验
|
2022-04-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
奇偶校验
|
2022-04-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2022-04-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2022-04-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2022-04-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2022-04-17
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: