牛客888213651号 level
获赞
4
粉丝
0
关注
1
看过 TA
31
数字IC前端设计
IP属地:江苏
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL60
使用握手信号实现跨时钟域数据传输
2023-06-22
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2023-06-22
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-06-07
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-06-07
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-06-07
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-06-07
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-06-07
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-06-07
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-06-07
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-06-07
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-06-07
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-06-06
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-06-06
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-06-06
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-06-06
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-06-06
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-06-06
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-06-06
答案正确
< 1ms
0K
Verilog
VL15
信号级联合并
2023-06-05
答案正确
< 1ms
0K
Verilog
VL14
对信号按位操作
2023-06-05
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务