平时可以交流，后期还可以拼课

求各位大佬推荐一手IC群

解题思路： 理解generate…for的用法，用于何处； 理解generate…for和for循环的区别； generate…for是用于简化代码， 使用方式： 注意事项，在generate…for中的变量i必须使用genvar 来定义。而且在for循环中，只针对模型，寄存器，网络，assign语句等语句或者模块。并且就算只有一句也必须用begin end括起来。begin 后面必须要有名字。 实现代码： `timescale 1ns/1ns module gen_for_module( input [7:0] data_in, output [7:0] data_ou...

刚开始没看见在sel==0 的时候，输入是有效的，所以这是时候需要缓存一下。题干描述不清楚 `timescale 1ns/1ns module data_cal( input clk, input rst, input [15:0]d, input [1:0]sel, output [4:0]out, output validout ); //**code// parameter IDLE = 0; parameter add1 = 1; parameter add2 = 2; parameter add3 = 3; reg [4:0] out; reg validout; reg [15...

1.奇偶校验的概念 奇偶校验的目的：为了能够更好的验证传输数据的准确性； 2.校验方式 奇校验：传输1的个数是奇数。 偶校验：传输1的个数是偶数。 3.发送端： 数据的组成是：在发送端数据的格式是校验位+数据位。比如一帧数据中有8位，其中有1位是校验位，7位是数据位。 校验位的作用：保证发送数据是奇数个1或者偶数个1； 例如：发送数据0001110 校验方式：偶校验 校验位=1；一帧数据位10001110 （保证偶数个1） 4.接收端 用校验器检测是否为偶数个1，否者就是发生了误码。 5.代码： `timescale 1ns/1ns module odd_sel( input [31:0] b...

解题思路 首先明确T触发器的作用电路结构、逻辑表达式。 电路结构： 逻辑表示： 然后明确是时序逻辑还是组合逻辑： T触发器的时序逻辑，并且异步复位，（复位信号不受时钟控制） 画出真值表： 从表中看出，T触发器的作用是：T触发器的输入端控制输出端口， 当T=1：输出在下一时钟触发后，取反 当T=0：输出在下一时钟触发后,保持 代码： `timescale 1ns/1ns module Tff_2 ( input wire data, clk, rst, output reg q ); //*************code***********// reg q1; wi...