牛客853007786号 level
获赞
0
粉丝
0
关注
4
看过 TA
1
深圳大学
2022
电路设计工程师
IP属地:广东
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL44
根据状态转移写状态机-二段式
2022-03-11
答案正确
< 1ms
0K
Verilog
VL43
根据状态转移写状态机-三段式
2022-03-11
答案正确
< 1ms
0K
Verilog
VL43
根据状态转移写状态机-三段式
2022-03-11
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2022-03-11
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2022-03-11
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-03-10
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-03-10
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-03-10
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2022-03-10
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2022-03-08
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2022-03-08
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2022-03-08
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2022-03-08
答案正确
< 1ms
0K
Verilog
VL20
数据选择器实现逻辑电路
2022-03-08
答案正确
< 1ms
0K
Verilog
VL19
使用3-8译码器①实现逻辑函数
2022-03-08
答案正确
< 1ms
0K
Verilog
VL18
实现3-8译码器①
2022-03-08
答案正确
< 1ms
0K
Verilog
VL17
用3-8译码器实现全减器
2022-03-08
答案正确
< 1ms
0K
Verilog
VL17
用3-8译码器实现全减器
2022-03-08
答案正确
< 1ms
0K
Verilog
VL15
优先编码器Ⅰ
2022-03-08
答案正确
< 1ms
0K
Verilog
VL15
优先编码器Ⅰ
2022-03-08
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务