题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL54 |
RAM的简单实现
|
2023-03-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-03-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-03-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-03-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2023-03-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL47 |
格雷码计数器
|
2023-03-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2023-03-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
优先编码器Ⅰ
|
2023-02-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2023-02-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-02-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL43 |
根据状态转移写状态机-三段式
|
2023-02-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL43 |
根据状态转移写状态机-三段式
|
2023-02-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL16 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2022-11-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL16 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2022-11-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2022-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2022-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2022-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2022-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL42 |
无占空比要去的奇数分频
|
2022-08-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2022-08-11
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: