没有用移位运算，直接用乘法了。 `timescale 1ns/1ns module multi_sel( input [7:0]d , input clk, input rst, output reg input_grant, output reg [11:0]out ); //*************code***********// //计数器代码 reg [1:0] cnt; always@(posedge clk or negedge rst)begin if(!rst) cnt<=0; else ...