ylong0813 - 个人主页刷题动态

VL37	时钟分频（偶数）	2023-06-30	答案正确	< 1ms	0K	Verilog	题解
VL37	时钟分频（偶数）	2023-06-30	答案正确	< 1ms	0K	Verilog	题解
VL37	时钟分频（偶数）	2023-06-30	答案正确	< 1ms	0K	Verilog	题解
VL36	状态机-重叠序列检测	2023-06-30	答案正确	< 1ms	0K	Verilog	题解
VL36	状态机-重叠序列检测	2023-06-30	答案正确	< 1ms	0K	Verilog	题解
VL35	状态机-非重叠的序列检测	2023-06-25	答案正确	< 1ms	0K	Verilog	题解
VL34	整数倍数据位宽转换8to16	2023-06-25	答案正确	< 1ms	0K	Verilog	题解
VL31	数据累加输出	2023-06-20	答案正确	< 1ms	0K	Verilog	题解
VL30	数据串转并电路	2023-06-20	答案正确	< 1ms	0K	Verilog	题解
VL28	输入序列不连续的序列检测	2023-06-16	答案正确	< 1ms	0K	Verilog	题解
VL27	不重叠序列检测	2023-06-16	答案正确	< 1ms	0K	Verilog	题解
VL26	含有无关项的序列检测	2023-06-16	答案正确	< 1ms	0K	Verilog	题解
VL25	输入序列连续的序列检测	2023-06-01	答案正确	< 1ms	0K	Verilog	题解
VL24	边沿检测	2023-06-01	答案正确	< 1ms	0K	Verilog	题解
VL21	根据状态转移表实现时序电路	2023-05-31	答案正确	< 1ms	0K	Verilog	题解
VL20	数据选择器实现逻辑电路	2023-05-31	答案正确	< 1ms	0K	Verilog	题解
VL18	实现3-8译码器①	2023-05-31	答案正确	< 1ms	0K	Verilog	题解
VL17	用3-8译码器实现全减器	2023-05-22	答案正确	< 1ms	0K	Verilog	题解
VL16	使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器	2023-04-04	答案正确	< 1ms	0K	Verilog	题解
VL14	用优先编码器①实现键盘编码电路	2023-03-26	答案正确	< 1ms	0K	Verilog	题解

关注他的用户也关注了：