迟缓的花生米拒绝pua level
获赞
14
粉丝
14
关注
10
看过 TA
113
南京航空航天大学
2025
FPGA工程师
IP属地:江苏
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL40
占空比50%的奇数分频
2024-07-10
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-07-10
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2024-07-10
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2024-07-10
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2024-07-10
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2024-07-10
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2024-07-09
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2024-07-09
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2024-07-09
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-07-08
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2024-07-08
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2024-07-08
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2024-07-07
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-07-07
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-07-07
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-07-07
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-07-07
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2024-07-07
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2024-07-07
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务