`timescale 1ns/1ns module comparator_4( input [3:0] A , input [3:0] B , output wire Y2 , //A>B output wire Y1 , //A=B output wire Y0 //A<B ); wire [3:0]y0,y1,y2; comp1 u_comp1_0( .en(1), .a(A[3]), .b(B[3]), .y2(y2[3]), .y1(y1[3])...