牛客726289782号 level
获赞
0
粉丝
0
关注
0
看过 TA
5
东南大学
2023
数字IC前端设计
IP属地:上海
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL32
非整数倍数据位宽转换24to128
2023-07-28
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-07-28
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-07-27
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-07-27
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-07-27
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-07-27
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-05-22
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-05-22
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-05-22
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-05-22
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-05-22
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-05-22
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-05-22
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-05-22
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2023-05-22
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2023-05-22
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-05-22
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-05-22
答案正确
< 1ms
0K
Verilog
VL20
数据选择器实现逻辑电路
2023-05-22
答案正确
< 1ms
0K
Verilog
VL19
使用3-8译码器①实现逻辑函数
2023-05-22
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务