就是移位再累加。 ````timescale 1ns/1ns module multi_pipe#( parameter size = 4 )( input clk , input rst_n , input [size-1:0] mul_a , input [size-1:0] mul_b , output reg [size*2-1:0] mul_out ); //储存被乘数移位后的值 reg [7:0] mul_a_save0,mul_a_save1,mul_a_save2,mul_a_save3; ...