题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL76 |
任意奇数倍时钟分频
|
2024-04-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL75 |
求最小公倍数
|
2024-04-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL74 |
异步复位同步释放
|
2024-04-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL73 |
串行进位加法器
|
2024-04-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL72 |
全加器
|
2024-04-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL72 |
全加器
|
2024-04-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL55 |
Johnson Counter
|
2024-02-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2024-02-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2024-02-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2024-02-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2024-02-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL29 |
信号发生器
|
2024-02-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL29 |
信号发生器
|
2024-02-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2024-02-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2024-02-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2024-02-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2024-02-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2024-02-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-11-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-11-23
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: