题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL44 |
根据状态转移写状态机-二段式
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
位拆分与运算
|
2023-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
移位运算与乘法
|
2023-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
异步复位的串联T触发器
|
2023-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
四选一多路器
|
2023-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL20 |
数据选择器实现逻辑电路
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL19 |
使用3-8译码器①实现逻辑函数
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL18 |
实现3-8译码器①
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL17 |
用3-8译码器实现全减器
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
优先编码器Ⅰ
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
优先编码器Ⅰ
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
优先编码器电路①
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
优先编码器电路①
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
4位数值比较器电路
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: