这题有两种方案,1、无锁存器,需要使用下降沿触发。2、有锁存器,正常上升沿触发。1、无锁存器: //方案一:无锁存器方案 `timescale 1ns/1ns module seller1( input wire clk , input wire rst , input wire d1 , //0.5 input wire d2 , //1 input wire d3 , //2 output reg out1, output reg [1:0]out2 ); reg [2:0] state, next_state; wire [2:0] d = {d3,d2,d1};...