`timescale 1ns/1ns module top_module( input a, b, c, d, e, output [24:0] out ); wire [24:0]tp1,tp2; assign tp1[24:0] = {{5{a}},{5{b}},{5{c}},{5{d}},{5{e}}}; assign tp2[24:0] = {5{a,b,c,d,e}}; //assign out = ~(tp1^tp2); genvar i; generate for(i=0;i<25;i=i+1)begin assign o...

`timescale 1ns/1ns module top_module( input [7:0] a, b, c, d, output [7:0] max);// //俩俩对比 wire [7:0] flag1,flag2; assign flag1 = (a>=b)?a:b; assign flag2 = (c>=d)?c:d; assign max = (flag1 >= flag2)?flag1:flag2; endmodule   //使用循环 reg [7...