可以! level
获赞
25
粉丝
1
关注
5
看过 TA
75
西安电子科技大学
2025
FPGA工程师
IP属地:陕西
西电研一在读找暑假实习
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL7
XOR 门
2023-09-26
答案正确
< 1ms
0K
Verilog
VL6
NOR 门
2023-09-26
答案正确
< 1ms
0K
Verilog
VL5
与门
2023-09-26
答案正确
< 1ms
0K
Verilog
VL5
与门
2023-09-26
答案正确
< 1ms
0K
Verilog
VL4
反相器
2023-09-26
答案正确
< 1ms
0K
Verilog
VL3
多wire连接
2023-09-26
答案正确
< 1ms
0K
Verilog
VL3
多wire连接
2023-09-26
答案正确
< 1ms
0K
Verilog
VL2
wire连线
2023-09-26
答案正确
< 1ms
0K
Verilog
VL1
输出1
2023-09-26
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务