疯一天是一天 level
获赞
4
粉丝
0
关注
3
看过 TA
52
门头沟学院
2024
Java
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL43
根据状态转移写状态机-三段式
2022-12-19
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2022-12-18
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2022-12-18
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2022-12-17
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2022-12-17
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2022-12-17
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2022-12-17
答案正确
< 1ms
0K
Verilog
VL54
RAM的简单实现
2022-12-16
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2022-12-16
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-12-15
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-12-10
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-12-10
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2022-12-10
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2022-12-10
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2022-12-10
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2022-12-10
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2022-12-10
答案正确
< 1ms
0K
Verilog
VL20
数据选择器实现逻辑电路
2022-12-10
答案正确
< 1ms
0K
Verilog
VL19
使用3-8译码器①实现逻辑函数
2022-12-10
答案正确
< 1ms
0K
Verilog
VL18
实现3-8译码器①
2022-12-10
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务