题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL30 |
数据串转并电路
|
2023-10-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-09-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-09-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-09-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2023-09-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL20 |
数据选择器实现逻辑电路
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL16 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2023-08-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
优先编码器Ⅰ
|
2023-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
优先编码器电路①
|
2023-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
求两个数的差值
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
多功能数据处理器
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
奇偶校验
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
异步复位的串联T触发器
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL20 |
256选1选择器
|
2023-08-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL19 |
五到一选择器
|
2023-08-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL17 |
三元操作符
|
2023-08-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL16 |
信号反转输出
|
2023-08-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL16 |
信号反转输出
|
2023-08-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL14 |
对信号按位操作
|
2023-08-22
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: