`timescale 1ns/1ns module Tff_2 ( input wire data, clk, rst, output reg q ); //*************code***********// reg data_1; always @(posedge clk or negedge rst) begin if(! rst)begin data_1 <= 1'b0; end else if(data) begin data_1 <= ~data_1 ; end el...