用个计数器就可以啦,简简单单画个图~! nice //一个0~5的循环计数器 //一个状态寄存器,如果当前状态是s0,先判断当前计数器是不是0,若不是0,根本不需要状态变化(因为6个为一个整体),如果是0,判断输入data是不是1 //判断计数器到5的时候,当前状态是不是s5,如果不是就不匹配,如果是还要考虑一下最后一个数是不是1 `timescale 1ns/1ns module sequence_detect( input clk, input rst_n, input data, output reg match, output reg not_match ); reg [2:...