题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL66 |
超前进位加法器
|
2024-10-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2024-08-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2024-08-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2024-08-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2024-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2024-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2024-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2024-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2024-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2024-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2024-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2024-07-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2024-07-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2024-07-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2024-07-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
位拆分与运算
|
2024-07-27
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: