😐

本文总结自教材《SoC设计方法与实现》 8.综合策略与静态时序分析方法 这块就不再多讲了，另一个系列已经讲得很多了。 Trustintruth：静态时序分析读书笔记（一） 9.SoC功能验证 IC设计中的功能验证是指设计者通过各种方法来比较完成的电路和设计文档中的实际规定是否一致。功能验证主要是尽量确保设计能够实现设计文档中所描述的功能，主要的方法有软件仿真，软硬件协同仿真，形式验证和断言验证。 由于设计层次的提高，系统复杂性的提升都给验证增加了不少的难度。而传统验证方式只是基于芯片本身的验证功能，IC设计工程师与系统...

冲😁

本文总结自教材《SoC设计方法与实现》 六.RTL代码编写 在编写RTL代码之前有很多设计问题必须解决，这些问题包括编码风格、可测性设计、设计复用等。同时，RTL阶段的优化还能直接影响后续设计的时序收敛。 与团队共同讨论设计中的问题：团队中每个成员必须清楚设计规则，如结构模块的命名规则和信号的命名规则、信号的有效状态，以及时钟和复位的控制形式。 根据芯片结构准备说明书：说明书包括描述I/O引脚数量及定义，封装形式，时序要求、模块接口信号定义和许多其他的重要细节。说明书包含以下内容：模块功能的简要说明；顶层模块的接口信号；所有...

继续加油

本文总结自教材《SoC设计方法与实现》 一.基础概念 首先说一说什么是芯片，通常所说的芯片是指集成电路，他是微电子产业的主要产品。在集成电路的发展中，为了适应技术发展与市场需求，产业结构发生了三次大变革，从最初的以生产为导向的初级阶段，到Foundry与fabless设计公司的崛起，再到“四业分离”的IC产业。集成电路产业链一般是这样： 说完了集成电路，再来说SoC。SoC即系统级芯片，对他的定义为包括一个或多个计算引擎（微处理器/微控制器/数字信号处理器），至少10万门的逻辑和相当数量的存储器。现在的SoC中，要在芯片上整体实现CPU、DSP、数字电...

原题地址：http://www.nowcoder.com/practice/9f91a38c74164f8dbdc5f953edcc49cc 最近牛客网开启了数字IC的题库，本着凑热闹的原则做了一道题，发现有一道题看上去不难，还是很有思考价值的 题目： 题目是这样的： 描述 请编写一个序列检测模块，检测输入信号（a）是否满足011100序列， 要求以每六个输入为一组，不检测重复序列，例如第一位数据不符合，则不考虑后五位。一直到第七位数据即下一组信号的第一位开始检测。当信号满足该序列，给出指示信号match。当不满足时给出指示信号not_matc...

不考虑最基础的状态机 提供两种方法，第二种方法资源使用最小。第一种方法是使用counter+RAM，第二种数选器+reg；手头上只有Vivado，简单看了一下资源使用情况 counter+RAM 不用移位寄存器，直接用RAM，资源一样，移位寄存器功耗太大 `timescale 1ns/1ns module sequence_detect( input clk, input rst_n, input data, output reg match, output reg&n...

努力

本文提出两种方法，抛砖引玉，欢迎大佬们拿出更好的办法砸过来！！ 最近一个学弟问了我一道题，是一道序列检测的小题，还是很有趣的。题目是这样: 设计序列信号检测器，具体要求：当输入码流为 111000 或 101110 时输出信号为 1，否则输出信号 result 为 0。输入信号有效 valid 为 1 时表示当前输入有效，为 0 时表示无效，之前输入依旧计入序列中并不清零。 喜闻乐见的序列检测。见到这道题，首先见到序列检测第一反应就是状态机 如果要是写状态机，就要做下功课研究一下状态转移，序列检测的状态转移可是暗藏玄机。由于接收过程中，我们并不知道序列何时开始。可能有点说...

本文提出两种方法，抛砖引玉，欢迎大佬们拿出更好的办法砸过来！！ 最近一个学弟问了我一道题，是一道序列检测的小题，还是很有趣的。题目是这样: 设计序列信号检测器，具体要求：当输入码流为 111000 或 101110 时输出信号为 1，否则输出信号 result 为 0。输入信号有效 valid 为 1 时表示当前输入有效，为 0 时表示无效，之前输入依旧计入序列中并不清零。 喜闻乐见的序列检测。见到这道题，首先见到序列检测第一反应就是状态机 如果要是写状态机，就要做下功课研究一下状态转移，序列检测的状态转移可是暗藏玄机。由于接收过程中，我们并不知道序列何时开始。可能有...

收到的offer有联发科北京、展锐北京、海康成都、中兴、芯海、思科、华为、赛昉等，主要投递的都是成都和北京两所城市，今年可以说拿到的都在20K以上，年薪超过40w的有三家，几乎全部30W以上。确实运气好，碰到了好时候啊。 海思 7.21 在线笔试，笔试主要涵盖了数字电路设计和验证两方面的知识。 7.30 一面及二面，海思的一面和二面是连在一起的。一面1小时10分钟左右，我没被问到简历相关问题，但是撕代码了，结束10分钟立刻发通过通知，并要求等待二面。等了差不多有一个小时开始二面，二面也有1个小时左右，简历上的所有项目都被问到了，还有撕代码，第一个题写的太快5分钟就写完了，所以...

收到的offer有联发科北京、展锐北京、海康成都、中兴、芯海、思科、华为、赛昉等，主要投递的都是成都和北京两所城市，今年可以说拿到的都在20K以上，年薪超过40w的有三家，几乎全部30W以上。确实运气好，碰到了好时候啊。 海思 7.21 在线笔试，笔试主要涵盖了数字电路设计和验证两方面的知识。 7.30 一面及二面，海思的一面和二面是连在一起的。一面1小时10分钟左右，我没被问到简历相关问题，但是撕代码了，结束10分钟立刻发通过通知，并要求等待二面。等了差不多有一个小时开始二面，二面也有1个小时左右，简历上的所有项目都被问到了，还有撕代码，第一个题写的太快5分钟就写完了，所以...