辛辛向荣 level
获赞
1
粉丝
1
关注
3
看过 TA
12
西安电子科技大学
2025
数字IC前端设计
IP属地:北京
找寻数字ic前端设计
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL40
占空比50%的奇数分频
2024-09-13
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-09-13
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-08-25
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-08-03
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-07-22
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2024-07-22
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-07-15
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-07-15
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-07-10
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-07-10
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-07-10
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2024-07-10
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2024-07-10
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-07-10
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-07-10
答案正确
< 1ms
0K
Verilog
VL3
奇偶校验
2024-07-07
答案正确
< 1ms
0K
Verilog
VL3
奇偶校验
2024-07-07
答案正确
< 1ms
0K
Verilog
VL1
四选一多路器
2024-07-03
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务