小黑子漏出鸡脚了吧 level
华勤技术_基带开发工程师 identity
获赞
84
粉丝
21
关注
5
看过 TA
262
西安电子科技大学
2024
硬件开发
IP属地:陕西
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL37
时钟分频(偶数)
2023-06-17
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-04-05
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-04-05
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-03-30
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-03-28
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-03-28
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-03-25
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2023-03-24
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2023-03-24
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2023-03-23
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-03-22
答案正确
< 1ms
0K
Verilog
VL20
数据选择器实现逻辑电路
2023-03-21
答案正确
< 1ms
0K
Verilog
VL19
使用3-8译码器①实现逻辑函数
2023-03-20
答案正确
< 1ms
0K
Verilog
VL18
实现3-8译码器①
2023-03-20
答案正确
< 1ms
0K
Verilog
VL17
用3-8译码器实现全减器
2023-03-18
答案正确
< 1ms
0K
Verilog
VL16
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-03-17
答案正确
< 1ms
0K
Verilog
VL15
优先编码器Ⅰ
2023-03-14
答案正确
< 1ms
0K
Verilog
VL15
优先编码器Ⅰ
2023-03-14
答案正确
< 1ms
0K
Verilog
VL14
用优先编码器①实现键盘编码电路
2023-03-13
答案正确
< 1ms
0K
Verilog
VL13
优先编码器电路①
2023-03-11
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务