工作30年还房贷 level
获赞
54
粉丝
12
关注
1
看过 TA
237
南昌大学
2025
嵌入式硬件工程师
IP属地:江西
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL41
任意小数分频
2023-07-06
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-07-02
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2023-07-02
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-07-02
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-06-26
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-06-26
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-06-09
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-06-09
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-06-09
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-06-09
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-06-09
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-06-09
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-03-13
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2023-03-13
答案正确
< 1ms
0K
Verilog
VL20
数据选择器实现逻辑电路
2023-03-13
答案正确
< 1ms
0K
Verilog
VL19
使用3-8译码器①实现逻辑函数
2023-03-13
答案正确
< 1ms
0K
Verilog
VL18
实现3-8译码器①
2023-03-13
答案正确
< 1ms
0K
Verilog
VL17
用3-8译码器实现全减器
2023-03-13
答案正确
< 1ms
0K
Verilog
VL16
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-03-10
答案正确
< 1ms
0K
Verilog
VL15
优先编码器Ⅰ
2023-03-01
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务