`timescale 1ns/1ns module top_module ( input [255:0] in, input [7:0] sel, output wire out ); // integer i; // always @(*) // begin // for (i=0;i<=255;i=i+1) // begin // case(sel) // i:out=in[i]; // endcase // end // end assign out = in[sel]; endmodule