神奇的菜鸡在努力 level
获赞
3
粉丝
4
关注
9
看过 TA
102
会理县第一中学
2023
FPGA工程师
IP属地:四川
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
NC119
最小的K个数
2023-08-24
答案正确
47ms
4996K
Python 3
VL31
数据累加输出
2023-06-26
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-06-26
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-06-26
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-06-26
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-06-25
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-06-25
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-06-25
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-06-25
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-06-25
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-06-20
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-06-19
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2023-06-19
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2023-06-10
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-06-10
答案正确
< 1ms
0K
Verilog
VL20
数据选择器实现逻辑电路
2023-06-09
答案正确
< 1ms
0K
Verilog
VL19
使用3-8译码器①实现逻辑函数
2023-06-09
答案正确
< 1ms
0K
Verilog
VL18
实现3-8译码器①
2023-06-09
答案正确
< 1ms
0K
Verilog
VL17
用3-8译码器实现全减器
2023-06-09
答案正确
< 1ms
0K
Verilog
VL16
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-06-09
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务