题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL45 |
异步FIFO
|
2022-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2022-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2022-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2022-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2022-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2022-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL71 |
乘法与位运算
|
2022-07-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL77 |
编写乘法器求解算法表达式
|
2022-07-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL74 |
异步复位同步释放
|
2022-07-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
求两个数的差值
|
2022-07-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL14 |
用优先编码器①实现键盘编码电路
|
2022-07-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL18 |
实现3-8译码器①
|
2022-07-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
优先编码器Ⅰ
|
2022-07-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL16 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2022-07-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
4位数值比较器电路
|
2022-07-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
优先编码器电路①
|
2022-07-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
求两个数的差值
|
2022-07-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2022-07-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2022-07-08
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: