true_fly level
获赞
2
粉丝
0
关注
0
看过 TA
32
中国科学技术大学
2024
数字IC前端设计
IP属地:安徽
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL48
多bit MUX同步器
2023-07-20
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-07-20
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-07-19
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-07-19
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-07-19
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2023-07-19
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-07-18
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-07-18
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-07-18
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-07-18
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-07-18
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-07-18
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-07-18
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-07-18
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-07-18
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-07-18
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-07-18
答案正确
< 1ms
0K
Verilog
VL14
用优先编码器①实现键盘编码电路
2023-07-18
答案正确
< 1ms
0K
Verilog
VL13
优先编码器电路①
2023-07-17
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-07-17
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务