题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL30 |
数据串转并电路
|
2024-01-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
信号顺序调整
|
2023-09-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
信号顺序调整
|
2023-09-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2023-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
235513 |
时钟切换
|
2023-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
235501 |
求最小公倍数
|
2023-06-16
|
答案正确
| < 1ms | 0K | Verilog | |
235495 |
编写乘法器求解算法表达式
|
2023-06-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2023-06-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2023-06-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2023-06-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-06-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-06-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-06-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-06-15
|
答案正确
| < 1ms | 0K | Verilog | |
235495 |
编写乘法器求解算法表达式
|
2023-05-25
|
答案正确
| < 1ms | 0K | Verilog | |
235503 |
任意奇数倍时钟分频
|
2023-05-25
|
答案正确
| < 1ms | 0K | Verilog | |
235501 |
求最小公倍数
|
2023-05-25
|
答案正确
| < 1ms | 0K | Verilog | |
235501 |
求最小公倍数
|
2023-05-25
|
答案正确
| < 1ms | 0K | Verilog | |
235501 |
求最小公倍数
|
2023-05-25
|
答案正确
| < 1ms | 0K | Verilog | |
235493 |
异步复位同步释放
|
2023-05-25
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: