//灵感来源FPGA探索者的视频解析https://www.bilibili.com/video/BV1KL4y1E7GG //使用寄存器和计数器，原解只能每9bit数据检测一次，如果间隔有其他小于9bit的错误数据，那么正确序列到来后将无法改动。 //主要核心实现：compare_reg <= {compare_reg[7:0], a}; //特别注意！！！这里不可以使用 //compare_reg[0] <= a; //compare_reg <= compare_reg << 1'b1; //非阻塞赋值会有延迟，虽然可以编译但是仿真的时候会发现compare...