想奋斗的考拉许愿面试顺利 level
获赞
1
粉丝
0
关注
5
看过 TA
12
门头沟学院
2025
FPGA工程师
IP属地:江苏
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL37
时钟分频(偶数)
2024-09-23
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2024-09-23
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2024-09-23
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-09-23
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-09-23
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-09-23
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-09-23
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-09-23
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2024-09-22
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2024-09-22
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2024-09-22
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2024-09-22
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2024-09-22
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2024-09-22
答案正确
< 1ms
0K
Verilog
VL14
用优先编码器①实现键盘编码电路
2024-09-22
答案正确
< 1ms
0K
Verilog
VL13
优先编码器电路①
2024-09-22
答案正确
< 1ms
0K
Verilog
VL12
4bit超前进位加法器电路
2024-09-22
答案正确
< 1ms
0K
Verilog
VL11
4位数值比较器电路
2024-09-22
答案正确
< 1ms
0K
Verilog
VL12
4bit超前进位加法器电路
2024-09-22
答案正确
< 1ms
0K
Verilog
VL12
4bit超前进位加法器电路
2024-09-22
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务