cnb level
获赞
5
粉丝
1
关注
1
看过 TA
66
门头沟学院
2024
数字IC前端设计
IP属地:上海
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL34
整数倍数据位宽转换8to16
2023-11-04
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-10-05
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-10-05
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-07-18
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-07-18
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-07-17
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-07-17
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-07-17
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-07-16
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-07-15
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-07-15
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-07-15
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2023-07-14
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2023-07-14
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2023-07-14
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2023-07-14
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2023-07-14
答案正确
< 1ms
0K
Verilog
234313
用3-8译码器实现全减器
2023-07-14
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-07-14
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2023-07-14
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务