题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL67 |
十六进制计数器
|
2024-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL64 |
时钟切换
|
2024-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL64 |
时钟切换
|
2024-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2024-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2024-08-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2024-08-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL47 |
格雷码计数器
|
2024-08-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2024-08-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2024-05-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2024-05-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2024-05-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2024-04-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL50 |
简易秒表
|
2023-10-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-10-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-10-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-10-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-10-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-10-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-09-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-09-22
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: