题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
CC15 |
牛牛的书
|
2022-08-30
|
答案正确
| 3ms | 340K | C | |
CC14 |
KiKi设计类继承
|
2022-08-30
|
答案正确
| 3ms | 324K | C | |
CC13 |
KiKi定义电子日历类
|
2022-08-30
|
答案正确
| 3ms | 328K | C | |
CC12 |
牛牛的链表添加节点
|
2022-08-30
|
答案正确
| 3ms | 348K | C | |
CC11 |
牛牛的链表删除
|
2022-08-30
|
答案正确
| 3ms | 392K | C | |
CC10 |
牛牛的双链表求和
|
2022-08-30
|
答案正确
| 3ms | 384K | C | |
CC9 |
牛牛的单链表求和
|
2022-08-30
|
答案正确
| 3ms | 352K | C | |
CC8 |
牛牛的链表交换
|
2022-08-30
|
答案正确
| 3ms | 344K | C | |
CC7 |
牛牛的单向链表
|
2022-08-30
|
答案正确
| 3ms | 432K | C++ | |
234351 |
边沿检测
|
2022-08-30
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2022-08-30
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2022-08-30
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2022-08-30
|
答案正确
| < 1ms | 0K | Verilog | |
234314 |
数据选择器实现逻辑电路
|
2022-08-30
|
答案正确
| < 1ms | 0K | Verilog | |
234312 |
使用3-8译码器①实现逻辑函数
|
2022-08-30
|
答案正确
| < 1ms | 0K | Verilog | |
234311 |
实现3-8译码器①
|
2022-08-30
|
答案正确
| < 1ms | 0K | Verilog | |
234313 |
用3-8译码器实现全减器
|
2022-08-30
|
答案正确
| < 1ms | 0K | Verilog | |
234310 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2022-08-30
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2022-08-30
|
答案正确
| < 1ms | 0K | Verilog | |
234308 |
用优先编码器①实现键盘编码电路
|
2022-08-30
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: