reg[3:0] temp0,temp1,temp2,temp3; always@(posedge clk, negedge rst_n)begin if(!rst_n)begin mul_out <='d0; temp0<='d0; temp1<='d0; temp2<='d0; temp3<='d0; end else begin temp0<=mul_b[0]?mul_a:'d0; temp1<=mul_b[1]?mul_a:'d0; temp2<=mul_b[2]?mul_a...