`timescale 1ns/1ns module signal_generator(     input clk,     input rst_n,     input [1:0] wave_choise,     output reg [4:0]wave     );     //三角波发生时首先是先向下     reg [4:0]cnt;  ...