Raist - 个人主页刷题动态 - 牛客网

发布(1) 评论刷题

真题试卷 (23)

在线编程 (48)

VL59	根据RTL图编写Verilog程序	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL30	数据串转并电路	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL29	信号发生器	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL29	信号发生器	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL25	输入序列连续的序列检测	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL25	输入序列连续的序列检测	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL24	边沿检测	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL24	边沿检测	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL24	边沿检测	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL24	边沿检测	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL23	ROM的简单实现	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL21	根据状态转移表实现时序电路	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL21	根据状态转移表实现时序电路	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL22	根据状态转移图实现时序电路	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL22	根据状态转移图实现时序电路	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL21	根据状态转移表实现时序电路	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL20	数据选择器实现逻辑电路	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL19	使用3-8译码器①实现逻辑函数	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL17	用3-8译码器实现全减器	2023-08-11	答案正确	< 1ms	0K	Verilog	题解
VL17	用3-8译码器实现全减器	2023-08-11	答案正确	< 1ms	0K	Verilog	题解

关注他的用户也关注了：

牛客网
牛客企业服务