俺要一个offer level
获赞
0
粉丝
0
关注
1
看过 TA
2
南京理工大学
2025
FPGA工程师
IP属地:江苏
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL31
数据累加输出
2024-05-08
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-05-08
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2024-05-08
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2024-05-08
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2024-05-08
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2024-05-08
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2024-05-08
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2024-05-08
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-05-07
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-05-07
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-05-07
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2024-05-07
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2024-05-07
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2024-05-07
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2024-05-07
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2024-05-07
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2024-05-07
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2024-05-06
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2024-05-06
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2024-05-06
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务