题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL30 |
数据串转并电路
|
2023-10-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2023-10-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-10-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-10-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2023-05-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2023-04-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2023-04-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2023-04-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2023-04-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2023-04-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2023-04-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-04-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-04-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2023-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2023-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-04-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-04-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2023-04-24
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: