`timescale 1ns/1ns module top_module( input [7:0] a, b, c, d, output [7:0] max);// wire[7:0] max1,max2; assign max1=(a>b)?a:b; assign max2=(c>d)?c:d; assign max=(max1>max2)?max1:max2; endmodule