Radiono level
获赞
43
粉丝
0
关注
0
看过 TA
26
门头沟学院
2024
FPGA工程师
IP属地:广东
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL2
wire连线
2023-07-27
答案正确
< 1ms
0K
Verilog
VL1
输出1
2023-07-27
答案正确
< 1ms
0K
Verilog
CC6
牛牛的排序
2023-05-17
答案正确
4ms
440K
C++
CC5
牛牛的新数组求和
2023-05-17
答案正确
4ms
472K
C++
CC4
利用指针遍历数组
2023-05-17
答案正确
4ms
404K
C++
CC3
编写函数实现两数交换(指针方式)
2023-05-17
答案正确
4ms
536K
C++
CC2
复制部分字符串
2023-05-17
答案正确
4ms
400K
C++
CC1
获取字符串长度
2023-05-17
答案正确
3ms
428K
C++
NP1
Hello World!
2023-05-13
答案正确
32ms
4500K
Python 3
VL48
多bit MUX同步器
2023-05-13
答案正确
< 1ms
0K
Verilog
VL44
根据状态转移写状态机-二段式
2023-05-12
答案正确
< 1ms
0K
Verilog
VL43
根据状态转移写状态机-三段式
2023-05-12
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-05-12
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2023-05-12
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-05-12
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-05-12
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-05-12
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-05-12
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-05-12
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-05-11
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务