在看面经的卷王很胆小 level
获赞
14
粉丝
3
关注
11
看过 TA
218
东南大学
2023
FPGA工程师
IP属地:江苏
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL56
流水线乘法器
2023-09-22
答案正确
< 1ms
0K
Verilog
VL56
流水线乘法器
2023-09-22
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-09-22
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-09-22
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-09-21
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-09-21
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-09-21
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-09-21
答案正确
< 1ms
0K
Verilog
VL67
十六进制计数器
2023-09-21
答案正确
< 1ms
0K
Verilog
VL59
根据RTL图编写Verilog程序
2023-09-20
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-09-20
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-09-20
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2023-09-20
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-09-20
答案正确
< 1ms
0K
Verilog
VL17
用3-8译码器实现全减器
2023-09-20
答案正确
< 1ms
0K
Verilog
VL20
数据选择器实现逻辑电路
2023-09-20
答案正确
< 1ms
0K
Verilog
VL20
数据选择器实现逻辑电路
2023-09-20
答案正确
< 1ms
0K
Verilog
VL19
使用3-8译码器①实现逻辑函数
2023-09-20
答案正确
< 1ms
0K
Verilog
VL18
实现3-8译码器①
2023-09-20
答案正确
< 1ms
0K
Verilog
VL18
实现3-8译码器①
2023-09-20
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务