题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL31 |
数据累加输出
|
2022-05-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2022-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2022-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2022-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2022-04-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2022-04-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL50 |
简易秒表
|
2022-04-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2022-04-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2022-04-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2022-04-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2022-04-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2022-04-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2022-04-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2022-04-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2022-04-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2022-04-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2022-04-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2022-04-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2022-04-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2022-04-10
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: