题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL59 |
根据RTL图编写Verilog程序
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL48 |
多bit MUX同步器
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL44 |
根据状态转移写状态机-二段式
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: