shroud404 level
获赞
1
粉丝
0
关注
6
看过 TA
27
西安电子科技大学
2024
FPGA工程师
IP属地:陕西
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL57
交通灯
2023-10-13
答案正确
< 1ms
0K
Verilog
VL57
交通灯
2023-10-13
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-09-27
答案正确
< 1ms
0K
Verilog
VL47
格雷码计数器
2023-09-27
答案正确
< 1ms
0K
Verilog
VL47
格雷码计数器
2023-09-27
答案正确
< 1ms
0K
Verilog
VL47
格雷码计数器
2023-09-27
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2023-09-26
答案正确
< 1ms
0K
Verilog
VL42
无占空比要去的奇数分频
2023-09-09
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-09-09
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2023-09-09
答案正确
< 1ms
0K
Verilog
VL69
脉冲同步器(快到慢)
2023-08-17
答案正确
< 1ms
0K
Verilog
VL76
任意奇数倍时钟分频
2023-08-17
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2023-07-31
答案正确
< 1ms
0K
Verilog
VL18
实现3-8译码器①
2023-07-13
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-07-13
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-07-13
答案正确
< 1ms
0K
Verilog
VL17
用3-8译码器实现全减器
2023-07-13
答案正确
< 1ms
0K
Verilog
VL16
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-07-12
答案正确
< 1ms
0K
Verilog
VL15
优先编码器Ⅰ
2023-07-12
答案正确
< 1ms
0K
Verilog
VL14
用优先编码器①实现键盘编码电路
2023-07-12
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务