三三_san level
获赞
0
粉丝
1
关注
10
看过 TA
10
电子科技大学
2025
数字IC前端设计
IP属地:四川
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL37
时钟分频(偶数)
2024-10-18
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2024-10-18
答案正确
< 1ms
0K
Verilog
VL39
自动贩售机2
2024-10-18
答案正确
< 1ms
0K
Verilog
VL8
使用generate…for语句简化代码
2024-10-18
答案正确
< 1ms
0K
Verilog
VL38
自动贩售机1
2024-10-17
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-10-16
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-10-14
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2024-05-09
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2024-05-09
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2024-05-08
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2024-05-06
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-04-29
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2024-04-28
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-04-11
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-04-11
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-04-11
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2024-04-10
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2024-04-10
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2024-04-02
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2024-04-02
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务