首页
题库
面试
求职
学习
竞赛
More+
所有博客
搜索面经/职位/试题/公司
搜索
我要招人
去企业版
登录 / 注册
首页
>
试题广场
>
为什么异步fifo可以进行跨时钟域处理
[问答题]
为什么异步fifo可以进行跨时钟域处理
添加笔记
求解答(0)
邀请回答
收藏(24)
分享
纠错
5个回答
添加回答
2
牛客212806417号
异步FIFO可以将时序路径隔离在RAM
发表于 2022-07-18 19:48:38
回复(0)
0
饥饿的杰克在迎接offer
1、异步FIFO使用RAM将两个时钟域进行隔离 2、在异步FIFO的读写控制中,引入了格雷码,格雷码相邻的两个数值之间只有一位不同,因此降低了亚稳态产生的概率。如果指针发生变化,并且在指针传递的过程中如果产了亚稳态,无非出现两种情况。第一种传递过来的指针与未变化之前的指针相同,这时不会引起empty或者full信号的变化,但这种情况不会使得fifo的功能出现错误。第二种情况就是传递过来的指针与变化后的指针相同,这种情况下是我们想要的,因此异步FIFO适合进行跨时钟域处理
编辑于 2024-04-23 21:11:16
回复(0)
0
幸福的鸽子在敲键盘
1、异步fifo中使用了存储器RAM能将两个时钟域的时序路径隔开 2、使用了格雷码进行读写控制,格雷码相邻的两个码之间只有一位发生变化,因此在指针跨时钟域传递时如果发生了亚稳态,指针要么是变化后的地址,要么是与同步前的指针保持一致,因此这并不会引起fifo功能的紊乱,只是会影响其读写效率
发表于 2023-05-09 22:25:40
回复(0)
0
牛客417431242号
异步fifo中使用存储器ram能把两个不同时钟域的时序路径分开;引入格雷码同步,因为格雷码相邻两个码之间只有一位不同,因此在跨时钟域传递时如果发生亚稳态,指针要么是变化后的地址,要么与同步前的指针保持一致,因此不会引起fifo的功能紊乱,只是影响了读写效率。
发表于 2023-03-01 19:50:35
回复(0)
0
afghanfab
异步FIFO使用ram将两个时钟域时序路径分开,在异步FIFO的读写控制中引入了格雷码同步,由于格雷码之间只有一位发生变化,因此传递指针要么是变化后的地址,要么是变化前的地址,不会引起FIFO的功能混乱,只是影响其读写效率。
发表于 2022-09-11 16:01:51
回复(0)
这道题你会答吗?花几分钟告诉大家答案吧!
提交观点
问题信息
FPGA
上传者:
real1993
难度:
5条回答
24收藏
1259浏览
热门推荐
相关试题
FPGA的资源有哪些
FPGA
评论
(10)
latch和dff的区别是什么?
FPGA
评论
(5)
在FPGA中,BRAM和DRAM有...
FPGA
评论
(10)
三张财务报表的哪个最重要,其次是哪...
财会基础
评论
(1)
说一下对IFRS15(新收入准则)...
财会基础
评论
(1)
扫描二维码,关注牛客网
意见反馈
下载牛客APP,随时随地刷题