2025 Day 14 【Verilog进阶挑战-02时序逻辑 LV4】

完成项目:
Day 14完成: LV32 非整数倍数据位宽转换24to128
Day 14学习: 依照counter数值进行数据裁切并输出output

(此题之内涵与高速传输中的sync align极为相似)
2025-02-21
在牛客打卡16天,今天学习:刷题 1 道/代码提交 2 次
全部评论

相关推荐

评论
点赞
收藏
分享

创作者周榜

更多
牛客网
牛客企业服务